什么是HIT電池

HIT是Heterojunction with Intrinsic Thin-laye的縮寫，意為本征薄膜異質(zhì)結(jié).HIT太陽能電池是以光照射側(cè)的p/i型a-si膜（膜厚5~10nm）和背面?zhèn)鹊膇/n型a-si膜（膜厚5~10nm）夾住單結(jié)晶Si片的來構(gòu)成的.

電池基板以硅基板為主；在硅基板上沉積高能隙（Energy band gap）

的硅奈米薄膜，表層再沉積透明導(dǎo)電膜，背表面有著背表面電場。

通過優(yōu)化硅的表面織構(gòu)，可以降低透明導(dǎo)電氧化層（TCO）和a-Si層的光學(xué)吸收損耗。HIT電池抑制了p型、i型a-Si的光吸收率，而增強(qiáng)n型c-Si的光吸收率。

HIT 電池在技術(shù)上的優(yōu)勢

由于HIT太陽能電池使用a-Si構(gòu)成pn結(jié)，所以能夠在200℃以下的低溫完成整個工序。和原來的熱擴(kuò)散型的結(jié)晶太陽電池的形成溫度（~900℃）相比較，大幅度地降低了制造工藝的溫度。由于這種對稱構(gòu)造和低溫工藝的特征，減少了因熱量或者膜形成時產(chǎn)生的Si晶片的變形和熱損傷，對實(shí)現(xiàn)晶片的輕薄化和高效化來說是有利的，具有業(yè)界領(lǐng)先的高轉(zhuǎn)換效率（研究室水平為23%，量產(chǎn)水平為20%），即使在高溫下，轉(zhuǎn)換效率也極少降低，利用雙面單元來提高發(fā)電量。

HIT 電池的制造工藝

HIT電池的關(guān)鍵技術(shù)是a-Si:H薄膜的沉積，要求說沉積的本征a-Si:H薄膜的缺陷態(tài)密度低，摻雜a-Si:H的摻雜效率高且光吸收系數(shù)低，最重要的是最終形成的a-Si:H/Si界面的態(tài)密度要低。目前，普遍采用的等離子體增強(qiáng)化學(xué)氣相沉積法（PECVD）沉積本征及摻雜的a-Si:H膜，同時熱絲化學(xué)氣相沉積發(fā)（HWCVD）制備a-Si:H法也被認(rèn)為很有前景。

PECVD法制備a-Si:H薄膜

利用等離子里中豐富的活性粒子來進(jìn)行低溫沉積一直是a-Si:H制備的重要方法。在真空狀態(tài)下給氣體施加電場，氣體在電場提供的能量下會有氣態(tài)轉(zhuǎn)變?yōu)榈入x子體狀態(tài)。其中含有大量的電子、離子、光子和各類自由基等活性粒子。等離子體是部份離子化的氣體，與普通氣體相比，主要性質(zhì)發(fā)生了本質(zhì)的變化，是一種新物質(zhì)聚集態(tài)。等離子體中放置其中的襯底可以保持在室溫，而電子在電廠的激發(fā)下會得到足夠多的能量（2-5eV），通過與分子的碰撞將其電離，激發(fā)。PECVD的缺點(diǎn)表現(xiàn)在兩個方面，一是它的不穩(wěn)定性，二是電子和離子的輻射會對所沉積的薄膜構(gòu)成化學(xué)結(jié)構(gòu)上的損傷。等離子體作為準(zhǔn)中性氣體，它的狀態(tài)容易被外部條件的改變而發(fā)生變化。襯底表面的帶電狀態(tài)，反應(yīng)器壁的薄膜附著，電源的波動，氣體的流速都會改變活性粒子的種類和數(shù)量，并且等離子體的均勻性也難以控制，這樣都會改變襯底的狀態(tài)。等離子體中的離子轟擊和光子輻照，除了會影響沉積膜的質(zhì)量，還會影響下面的硅襯底。光譜相應(yīng)的研究結(jié)果表明對于藍(lán)光區(qū)，HIT電池的光譜相應(yīng)提高，而在紅光區(qū)，光譜相應(yīng)變低。這說明對于本征層的鈍化效果提高了藍(lán)光光譜響應(yīng)的結(jié)果，而對于硅片內(nèi)部的損傷，則對紅光部分，光譜相應(yīng)降低，量子效率下降。對于這種情況，可以下調(diào)等離子體的功率，但是同時也會降低等離子體的穩(wěn)定性。

HWCVD制備a-Si:H薄膜

熱絲化學(xué)氣相沉積HWCVD是利用熱絲對氣體進(jìn)行催化和分解的軟性過程，不會產(chǎn)生高能粒子轟擊，對襯底的損傷較小，可以容易的移入或者移出沉積室，能夠方便從實(shí)驗(yàn)室轉(zhuǎn)換到生產(chǎn)線上。

在HIT電池中，非晶硅發(fā)射極和晶體硅之間夾著5納米后，缺陷密度低于非晶硅的本征非晶硅薄膜。HWCVD的缺點(diǎn)在于非晶硅的外延可以穿透5納米后的本征薄膜而與晶體硅直接接觸，這樣會導(dǎo)致高缺陷，這樣界面面積和缺陷態(tài)密度的增大會導(dǎo)致高的暗電流，繼而開路電壓也會減低。在制備中將溫度控制在200度以下能夠抑制非晶硅的外延。

HIT電池工藝的改良方向

提高界面鈍化效果

當(dāng)非晶硅和晶體硅的界面陷阱密度由1011每平方厘米上升到10~12每平方厘米時，電池效率會降低20%。本征非晶硅的鈍化效果由于a-Si:H薄膜的存在而變差，這可能是襯底中的少子波函數(shù)穿過本征非晶硅而和a-Si:H薄膜中的缺陷態(tài)相互作用，這樣構(gòu)成了載流子的復(fù)合通道?？梢允褂枚嘈喂鑱碜鳛殁g化層，因?yàn)樗哂懈偷娜毕輵B(tài)密度和暗電流。

光陷結(jié)構(gòu)和表面清洗

將制絨后的織構(gòu)表面層使用硫酸和雙氧水進(jìn)行氧化，然后使用使用濃度為1%的氫氟酸進(jìn)行60到180秒的腐蝕，這樣可以去除缺陷層來使粗糙度降低，接近拋光硅的效果。

柵電極的優(yōu)化設(shè)計

如果可以去除柵線的延展部分，縱橫比提高1.0以后，效率可以在提高1.6%。這取決于對于銀漿的流變學(xué)研究和絲網(wǎng)印刷的改進(jìn)。